系统单芯片 (SoC) 设计解决方案

 

 

世芯研发独特和正确建构(correct-by-construction)的系统单芯片设计解决方案,能够帮助客户降低成本、增加产品性能、减少功耗以及芯片尺寸最小化。

 

低功耗

世芯在先进制程功耗管理上有过人之处,无论静态功耗管理需求或动态功耗管理,皆能预先考虑与因应、满足需求。世芯独到的时钟架构及时序设计方法,能有效降低总体电容量,进而降低30%的动态功耗。

 

我们也支持门控时钟设计(gated-clock design),以及有效分隔多重供电电压,从而降低动态功耗。世芯建立了完整的设计方法以满足低功耗制程需求并提供弹性的客制化IP解决方案。

 

 

低功耗技术

 

 

 

 

 

 

 

 

 

高效能

世芯的集成设计方法论运用一个精确的时序模型及一个精确的时钟设计手法,来避免过度、多余的设计。我们提供一份指引,能依据空间布局及绕线的结果来修改RTL(寄存器传输级)的设计。

 

我们也能特别设置一些格区(Cell),用格区来关闭关键路径的时序,并执行系统层次的噪声推演仿真,透过仿真以确保芯片、电路板上的高速I/O能可靠运行。

 

 

成本效益

世芯的先进设计解决方案降低重编(re-spin)成本,并让芯片良率及芯片面积获得优化。我们达到优化的芯片成果,并运用我们专属的时钟方法论、精确的时序模型、及先进的布线策略,以此消除过度设计。

 

世芯的量产解决方案已在超过2百颗量产芯片中获得实证。我们的先进解决方案使芯片电路面积减少20%,同时让芯片生产良率提高20%。我们也提供先进的转移技术,以缩小芯片的实体设计尺寸,当芯片面积缩小至原有的50%,客户即能在高量产下获得巨大的成本效益。

Alchip News 201906.JPG