量产解决方案

 

 

测试及组装

 

 

测试

世芯确实是值得您信任的芯片合作伙伴,世芯并非只是简单的芯片生产,而是在客户背后为芯片的质量测试把关,使客户安心地将工作交付给我们,并获得切合其需求的芯片。世芯的测试支持能测试各种不同的芯片解决方案,从低成本芯片到高阶芯片,以及这些成本效益的软硬件解决方案,进行特性与规格的优化。此外独有的高阶芯片测试器(世芯新竹办公室的Advantest V93K)能提供快速TAT样品及特性描述。

 

此外,我们提供多个测试站点(可同时进行),以便降低MP阶段时的测试成本。为了增加此方面的效率世芯跳过重复的测项,包括芯圆片排序、加速测试频率、及灵活地安排芯片测试顺序,以节省客户的金钱。我们具备高质量的测试及完善的电子设计自动化(EDA)环境,世芯已经备妥,必能合乎客户未来芯片计划的需求。

 

世芯的软件及硬件发展流程是一个五阶段的程序,确保您能获得最高质量的芯片产品。第一是选择合适的测试设备以节省测试成本,关于此世芯对Advantest、Teradyne、Credence、及Advantest等业者的测试设备皆有丰富的经验,能选择最合适、最合乎成本效益的测试设备。第二是工具的制造,此能减少尝试错误(trial and error)的推猜性工作,世芯在制造这些工具上已有丰富经验,包括芯圆片的探针电路板,以及封装的负载电路板、接座、变更套件等。

 

第三步是图案的转换,此方面世芯具有丰富经验因而能快速完成,世芯将图案文档从VCD/VGL转换成测试器格式已超过500个。接着进行程序开发及除错,此方面再一次展现快速性,世芯已能进行高速(LVDS、SATA、DDR2、USB)、模拟(ADC、DAC)、可测试性设计(扫瞄、BIST、JTAG)。

 

最后,世芯能测试系统单片机的特性,关于此我们在Shmoo/Pin边界工具、时序边界分析、以及供电/IO电平测试等方面皆深具经验。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

测试软硬件的开发能力

世芯具备广泛的测试解决方案,能使测试成本降至最低,并能为客户的测试环境提供始终一致、兼容的测试解决方案。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

封装

世芯提供给客户最先进的、可交货的SoC封装,并搭配世界领导性的支持技术。我们是覆晶(Flip Chip)技术与迭晶(chip-on-chip)技术的领先者,同时我们拥有最低的打线成本。此外,透过长期策略合作伙伴,世芯能提供具成本效益的技术,以合乎客户的需求,并且能提供DDR DRAM(许多电子应用除了SoC外,第二个直接需求组件即是DRAM内存)。我们的封装解决方案包括:SiP、MCM、MCP、WLCSP、Flip Chip、CoC、PiP、PoP,以及更多其它需求的封装。

 

 

世芯SoC解决方案的效益

世芯具有独家的基板设计能力,此包括前设计(共同参与芯片电路层与封装锡球位置配置等规划设计)及后设计(与封装厂相同的流程、程序、设计方式)。透过封装/基板利用率以及在IDR前的设计,在性能、成本、时程取得平衡,让客户能以低成本获得高I/O密度配置的封装。最后,我们在高阶封装及表面黏着(SMT)程序上的实务经验,能让芯片在设计阶段、在FDR之前即获得一个低成本的解决方案。

 

 

封装/基板前设计

打线型的结果成效:

  • 打线布局及finger / P&G 环布局等的可行性学习 

  • 基板结构(Signal/P/G布局定义)/ 线宽 / 留空及基板估算电性 / 热性

覆晶型的结果成效:

  • 凸块间的间隔距离、凸块的配置布局等可行性学习

  • 基板结构(Signal/P/G布局定义)/ 线宽 / 留空及基板估算电性 / 热性

Alchip News 201906.JPG