量產解決方案

 

 

測試及組裝

 

 

測試

 

世芯確實是值得您信任的晶片合作夥伴,世芯並非只是簡單的晶片生產,而是在客戶背後為晶片的品質測試把關,使客戶安心地將工作交付給我們,並獲得切合其需求的晶片。世芯的測試支援能測試各種不同的晶片解決方案,從低成本晶片到高階晶片,以及這些成本效益的軟硬體解決方案,進行特性與規格的最佳化。此外獨有的高階晶片測試器(世芯新竹辦公室的 Advantest V93K)能提供快速TAT樣品及特性描述。

 

此外,我們提供多個測試站點(可同時進行),以便降低MP階段時的測試成本。為了增加此方面的效率世芯跳過重複的測項,包括晶圓片排序、加速測試頻率、及靈活地安排晶片測試順序,以精省客戶的金錢。我們具備高品質的測試及完善的電子設計自動化(EDA)環境,世芯已經備妥,必能合乎客戶未來晶片計畫的需求。

 

世芯的軟體及硬體發展流程是一個五階段的程序,確保您能獲得最高品質的晶片產品。第一是選擇合適的測試設備以精省測試成本,關於此世芯對 Advantest、Teradyne、Credence、及Advantest等業者的測試設備皆有豐富的經驗,能選擇最合適、最合乎成本效益的測試設備。第二是工具的製造,此能減少嘗試錯誤(trial and error)的推猜性工作,世芯在製造這些工具上已有豐富經驗,包括晶圓片的探針電路板,以及封裝的負載電路板、接座、變更套件等。

 

第三步是圖案的轉換,此方面世芯具有豐富經驗因而能快速完成,世芯將圖案檔從VCD/VGL轉換成測試器格式已超過500個。接著進行程式開發及除錯,此方面再一次展現快速性,世芯已能進行高速(LVDS、SATA、DDR2、USB)、類比(ADC、DAC)、可測試性設計(掃瞄、BIST、JTAG)。

 

最後,世芯能測試系統單晶片的特性,關於此我們在Shmoo/Pin邊界工具、時序邊界分析、以及供電/IO準位測試等方面皆深具經驗。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

測試軟硬體的開發能力

世芯具備廣泛的測試解決方案,能使測試成本降至最低,並能為客戶的測試環境提供始終一致、相容的測試解決方案。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

封裝

世芯提供給客戶最先進的、可交貨的SoC封裝,並搭配世界領導性的支援技術。我們是覆晶(Flip Chip)技術與疊晶(chip-on-chip)技術的領先者,同時我們擁有最低的打線成本。此外,透過長期策略合作夥伴,世芯能提供具成本效益的技術,以合乎客戶的需求,並且能提供DDR DRAM(許多電子應用除了SoC外,第二個直接需求組件即是DRAM記憶體)。我們的封裝解決方案包括:SiP、MCM、MCP、WLCSP、Flip Chip、CoC、PiP、PoP,以及更多其他需求的封裝。

 

 

世芯SoC解決方案的效益

世芯具有獨家的基板設計能力,此包括前設計(共同參與晶片電路層與封裝錫球位置配置等規劃設計)及後設計(與封裝廠相同的流程、程序、設計方式)。透過封裝/基板利用率以及在IDR前的設計,在效能、成本、時程取得平衡,讓客戶能以低成本獲得高I/O密度配置的封裝。最後,我們在高階封裝及表面黏著(SMT)程序上的實務歷練,能讓晶片在設計階段、在FDR之前即獲得一個低成本的解決方案。

 

 

封裝/基板前設計

打線型的結果成效:

  • 打線佈局及finger/P&G環佈局等的可行性學習

  • 基板結構(Signal/P/G佈局定義)/線寬/留空及基板估算電性/熱性

覆晶型的結果成效:

  • 凸塊間的間隔距離、凸塊的配置佈局等可行性學習

  • 基板結構(Signal/P/G佈局定義)/ 線寬 / 留空及基板估算電性 / 熱性

Alchip News 201906.JPG